`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    16:12:32 07/23/2015 
// Design Name: 
// Module Name:    HazardUnit 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module HazardUnit(
	input memReadE3,
	input [4:0] RtE3,
	input [4:0] RsE2,
	input [4:0] RtE2,
	output reg stallone
    );
	 
initial begin
	stallone = 0;
end
always@* begin
	if(memReadE3 && ((RtE3 == RsE2) || (RtE3 == RtE2))) stallone = 1;
	else stallone = 0;
end

endmodule
